

طراحی و بهینه‌سازی یک تقویت‌کننده گستردۀ CMOS با درنظر گرفتن عناصر پارازیتیک بهوسیله الگوریتم ژنتیک چندهدفه

عباس گلمکانی^۱، خلیل مافی نژاد^۲، عباس کوزانی^۳

۱- دانشجوی دکتری الکترونیک دانشگاه فردوسی مشهد و عضو هیأت علمی گروه مهندسی برق
موسسه آموزش عالی سجاد مشهد، Abbas_golmakani@yahoo.com

۲- دانشیار گروه مهندسی برق دانشگاه فردوسی مشهد، kh_mafi@yahoo.com

۳- استادیار گروه مهندسی برق دانشگاه دیکین استرالیا، kouzani@deakin.edu.au

چکیده

در این مقاله یک تقویت‌کننده گستردۀ CMOS کاملاً مجتمع برای کاربردهای ارتباطات بی‌سیم و گیرنده‌های اپتیکی پهن باند طراحی و بهینه‌سازی خواهد شد. این تقویت‌کننده چهار طبقه با ترکیب Cascode است. مسأله مهم در طراحی مدارهای مجتمع RF در تکنولوژی CMOS توجه به عناصر پارازیتیک ترانزیستور و سلف‌های مجتمع آن است و این مسأله محاسبات دستی طراحی را پیچیده می‌کند. در این مقاله پس از انتخاب پیکربندی مدار توسط کاربر، مقادیر اجزای مدار شامل ابعاد ترانزیستورها، ولتاژهای بایاس، تعداد دورها و قطر سیم پیچ سلف‌های مدار توسط الگوریتم بهینه‌سازی پیشنهاد شده و مقادیر پهنانی باند، بهره، توان مصرفی، مساحت تراشه و مقادیر S11 و S22 توسط این الگوریتم بهینه می‌شود. یک ویژگی مهم این مقاله استفاده از مدل‌های دقیق عناصر در شبیه‌سازی و بدست آوردن جوابی است که به واقعیت بسیار نزدیک است. الگوریتم بهینه‌سازی بکار گرفته شده الگوریتم ژنتیک چندهدفه مبتنی بر جبهه پارتوی توزیع شده می‌باشد که برای بهینه‌سازی مدارهای RF تهیه شده است. برنامه‌های الگوریتم با Matlab نوشته شده است و شبیه‌سازی مدار بهوسیله HspiceRF با تکنولوژی 0.18um CMOS صورت گرفته است.

واژه‌های کلیدی


تقویت‌کننده گستردۀ، الگوریتم ژنتیک چندهدفه، بهینه‌سازی، سلف مجتمع، RF CAD tools

۱- مقدمه

وسعی آن تقویت‌کننده‌های گستردۀ می‌باشد. تقویت‌کننده‌های گستردۀ اولیه با استفاده از لامپ‌های خلا و تقویت‌کننده‌های GaAs MESFET های سرعت بالا ساخته شدند [1]. در سال‌های اخیر توسعه تکنولوژی VLSI ما را قادر به ساخت قسمت‌های آنالوگ و دیجیتال یک فرستنده و گیرنده ارتباطی پهن باند بهصورت مجتمع بر روی یک تراشه (SoC 3) کرده است [2]. لذا از تکنولوژی CMOS بهجای تراشه‌های 4 GaAs، MMIC یا تکنولوژی دو قطبی SiGe بیشتر استفاده می‌شود که هم قیمت تمام شده آن کمتر بوده و هم امکان مجتمع‌سازی را خواهد داشت. تکنولوژی‌های CMOS زیرمیکرون جدید با ترانزیستورهایی با

تقویت‌کننده‌های گستردۀ (DA)، کاربردهای متنوعی در سیستم‌های رادار، ارتباطات نوری، مخابرات ماهواره‌ای، ارتباطات بی‌سیم و تجهیزات تست شبکه دارد. تقویت‌کننده‌های گستردۀ معمولاً به عنوان یک تقویت‌کننده پهن باند مناسب در مخابرات نوری استفاده می‌شوند و چون دارای بهره ثابتی در محدوده پهنانی باند وسیع خود هستند، از پراکندگی سیگنال دریافتی جلوگیری می‌کند. همچنین در ارتباطات بی‌سیم پهن باند (UWB)، به تقویت سیگنال در محدوده فرکانسی 3.1GHz تا 10.6GHz نیاز می‌باشد که یک انتخاب مناسب برای پیاده‌سازی آن با توجه به پهنانی باند

به طور معمول تقویت کننده های گستردۀ از دو خط انتقال که پایه های درین و گیت ترانزیستور های FET را به یکدیگر متصل می کنند، تشکیل شده اند (شکل ۱-a). اما در مدار های مجتمع چون اتصالات از چند صد میکرومتر خیلی کمتر است، این اتصالات نمی توانند برای فرکانس های زیر 40GHz به عنوان خط انتقال محسوب شود لذا خط انتقال با ترکیب نرdbanی از سلف ها و خازن های فشرده مدل می شود که خازن های داخلی ترانزیستور ها نقش خازن های خط انتقال را خواهند داشت [4] (شکل ۱-b). در این ساختار اثر محدود کننده پهنه ای باند خازن های داخلی ترانزیستور حذف شده لذا پهنه ای باند وسیعی خواهیم داشت.




شکل ۱- ساختار شماتیک a- تقویت کننده گستردۀ - پیاده سازی با عناصر فشرده [4]

فرکانس قطع بیش از 100GHz امکان پیاده سازی مدارهای RF فرکانس بالا را فراهم کرده اند. بعلاوه افزایش تعداد لایه های فلزی برای اتصالات در تکنولوژی های جدید CMOS امکان پیاده سازی عناصر مجتمع غیرفعال از قبیل سلف ها، خطوط انتقال و خازن های خطی با ضریب کیفیت مناسب را به وجود آورده اند [3].

یک مشکل پیاده سازی تقویت کننده های گستردۀ پهن باند در CMOS به مشکل مخرب تزویج بدنۀ مربوط می شود. مخصوصاً در پروسه CMOS دیجیتال جدید، میزان ناخالصی بالای بدنۀ و مقاومت کم آن، موجب تلفات بالایی در سلف های مجتمع در فرکانس های بالای چند گیگا هرتز می شود. مشکلات دیگر در پیاده سازی این تقویت کننده ها سطح زیاد مورد نیاز برای پیاده سازی سلف ها و همچنین توان مصرفی بالای آن است. توجه به این نکته در طراحی مدارهای مجتمع RF در تکنولوژی CMOS حائز اهمیت است که عناصر پارازیتیک ترانزیستورها و عناصر غیرفعال از جمله سلف های مجتمع کارآیی مدار را به شدت محدود می کند لذا در این طراحی ها استفاده از ابزارهای CAD طراحی و بهینه سازی که عناصر پارازیتیک را در نظر می گیرند، ضروری است. در این مقاله برای طراحی و بهینه سازی تقویت کننده گستردۀ CAD مناسبی ارائه شده است که در آن کلیه عناصر پارازیتیک ترانزیستور و سلف ها در نظر گرفته شده و با توجه به آن مدار بهینه می شود.

در بخش ۲، به بررسی ساختار و عملکرد تقویت کننده گستردۀ می پردازیم و مدار پیشنهادی ارائه می شود، در بخش ۳، ساختار سلف های مجتمع و مدل سازی با عناصر پارازیتیک آنها در تکنولوژی CMOS بررسی شده، در بخش ۴، الگوریتم بهینه سازی پیشنهادی تشریح شده و در بخش ۵، نتایج طراحی و بهینه سازی بیان می شود.

۲- نحوه عملکرد تقویت کننده های گستردۀ



شکل ۲- تقویت کننده گستردۀ مورد استفاده در این مقاله


۳- مدل سازی عناصر در RF

برای تحلیل مدارهای RF به علت فرکانس بالای کار مدار، از مدل هایی شامل کلیه عناصر پارازیتیک باستی استفاده کرد. این مدل ها بر اساس فیزیک قطعه پیشنهاد شده و با اندازه گیری پس از ساخت به وسیله شرکت های سازنده تراشه و یا با تحلیل الکترومغناطیسی بدست می آیند. در این بخش مروری بر مدل عناصر در تکنولوژی $0.18\mu m$ که به وسیله شرکت ^۵TSMC ارائه شده، خواهیم داشت. این مدل ها تا فرکانس 20GHz صادق می باشند [6].

۱-۱- ترانزیستور MOS:

برای شبیه سازی ترانزیستور در فرکانس های بالا به مدل ترانزیستور عادی (BSIM3V3) عناصر پارازیتیک مطابق شکل ۳ اضافه شده است [6].

در این شکل کلیه عناصر پارازیتیک به ترانزیستور اضافه شده و کل مدار به عنوان یک زیر مدار جایگزین ترانزیستور می شود. عناصر پارازیتیک عبارتند از: مقاومت های بدن (R_b، R_{sb}، R_{db})، خازن های بدن (C_b، C_{sb}، C_{db})، مقاومت موثر گیت (R_g) که از دو مؤلفه شامل مقاومت فیزیکی فلز گیت و مقاومت القا شده کانال تشکیل شده است.



شکل ۳- مدار معادل RF ترانزیستور [6]

دیودهای بین درین و بدن و بین سورس و بدن، مقاومت های مسیر اتصالات فلزی درین و سورس (R_d، R_s) و خازن های اتصالات فلزی پایه ها (C_{ds_m}، C_{gs_m} و C_{gd_m}) می باشد.

۲-۳- سلف مجتمع مارپیچی:

برای ساخت سلف از ساختار مارپیچی که در بالاترین لایه فلزی (لایه فلزی ۶)، استفاده می شود (شکل ۴-a).

ولی چون بهره به صورت جمع بهره طبقات موازی می باشد، بهره های کمتری خواهیم داشت. در این مقاله از ترکیب Cascode برای ترانزیستورها استفاده شده است که مزیت آن نسبت به ترکیب سورس مشترک کم شدن اثر خازن C_{gd} است چون در ترکیب سورس مشترک با توجه به اثر میلر این خازن در بهره طبقه ضرب شده و در گیت ظاهر می شود و پهنای باند را محدود می کند [10].

مزیت دیگر ترکیب Cascode این است که خطوط انتقال درین و گیت از هم مجزا شده و هر خط را با تنظیم ابعاد ترانزیستورها M1 و M2 به صورت مستقل از دیگری می توان طراحی کرد.

در طراحی مدار شکل ۲، توجه به این نکات ضروری است. هر چه ابعاد ترانزیستور M2 بزرگتر باشد بهره بیشتر ولی پهنای باند کمتر می شود. ولتاژ بایاس ورودی، جریان ترانزیستورها را مشخص می کند که هر چه جریان بیشتر باشد بهره افزایش می یابد ولی از طرف دیگر توان مصرفی و سوینینگ ولتاژ خروجی بدتر می شود.

ولتاژ بایاس ترانزیستور M1 بایستی طوری انتخاب شود که ترانزیستورها در ناحیه فعال باشند و مقادیر سلف ها به شکلی بدست می آیند که امپدانس مشخصه خطوط انتقال درین و گیت ۵ اهم شود (رابطه ۱).

$$Z_0 = \sqrt{\frac{L_d}{C_{dton1}}} = \sqrt{\frac{L_g}{C_{gton2}}} = 50 \quad (1)$$

مقادیر C_{dton1} و C_{gton2} با یک مرحله شبیه سازی در نقاط کار بدست آمده و مقادیر L_d و L_g با توجه به رابطه ۱ محاسبه می شوند. پهنای باند مدار به وسیله پهنای باند خطوط انتقال درین و گیت محدود می شود و داریم [5]:

$$BW_{max} \leq \min\left(\sqrt{\frac{1}{L_g C_g}}, \sqrt{\frac{1}{L_d C_d}}\right) \quad (2)$$

بهره مدار نیز از جمع بهره طبقات موازی بدست آمده و داریم: $A_V = n \frac{1}{2} g_m Z_0$ که در آن n تعداد طبقات است.

معادلات فوق با فرض خط انتقال بدون تلفات و با سلف های ایده آل بدست آمده اند ولی در عمل با توجه به ضریب کیفیت نه چندان مناسب سلف های پیاده سازی شده در تکنولوژی CMOS سلف ها دارای تلفات بوده و معادلات بسیار پیچیده تر خواهد بود و با محاسبات تقریبی بهره و پهنای باند مطلوب بدست نمی آید.


یک محدودیت پیاده سازی تقویت کننده های گستردۀ به صورت مجتمع، سطح زیاد مورد نیاز برای پیاده سازی سلف ها و همچنین توان مصرفی بالای آن می باشد. لذا نیاز به یک CAD مناسب جهت طراحی که در آن مدل های دقیق عناصر در نظر گرفته شوند و مقادیر بهره، پهنای باند، توان مصرفی و سطح تراشه در آن بهینه شود، وجود خواهد داشت.

و N به ترتیب قطر متوسط، قطر بیرونی و تعداد دور سلف می باشد.
در طراحی از سلف با مقدار $W=15\mu m$ استفاده شده است که با تعداد دور N و شعاع R ، مقدار سلف تنظیم می شود.

۴- الگوریتم بهینه سازی بر اساس الگوریتم ژنتیک چند هدفه مبتنی بر جبهه پارتی توزیع شده : (DPMOGA⁶)

در طراحی مدار مورد نظر با توجه به عناصر پارازیتیک ترانزیستورها و سلفها محاسبات دستی دقیق ممکن نیست. با استفاده از فرمول های تقریبی معمولاً نتایج مورد نظر حاصل نشده و نیاز به سعی و خطای زیادی خواهد بود تا به نتایج مطلوب دست یابیم، که این روش زمان بر بوده و در نهایت نیز معلوم نیست که بهترین جواب ممکن بدست آمده باشد.

در این مقاله برای طراحی مدار یک CAD ارائه شده است که جستجوی وسیع و مؤثری را در محدوده طراحی انجام می دهد. در هر مرحله مدار با Hspice شبیه سازی شده و نتایج شبیه سازی بررسی می شود و تا حصول نتیجه مطلوب کار ادامه پیدا خواهد کرد. مسئله بهینه سازی مدار یک مسئله چند هدفه بوده و بایستی مصالحه ای بین پارامترهای مختلف مدار از قبیل بهره، پهنای باند، توان مصرفی و سطح تراشه برقرار شود. الگوریتم بهینه سازی بکار گرفته شده در این مقاله الگوریتم جدیدی بنام الگوریتم ژنتیک چند هدفه مبتنی بر جبهه پارتی توزیع شده (DPMOGA) می باشد که برای طراحی مدارهای RF تهیه شده است.



شکل ۴- a- ساختار سلف مارپیچی b- مدار معادل آن [6]

اثرات غیر ایدهآل سلف شامل تلفات اهمی فلز سلف، اثر پوسته و اثر مجاورتی که باعث افزایش این مقاومت شده، خازن های پارازیتیک بین سیم پیچ ها و همچنین بین سلف و بدن و تلفات بدن ناشی از جریان Eddy مطابق با شکل ۴- b مدل شده است. در این مدل L_i مقدار سلف و R_i مقاومت اهمی سیم پیچ سلف، L_{si} و R_{si} مقاومت و سلف ناشی از اثر پوسته فلز سلف، C_{oxi} خازن بین سلف و بدن، R_{subi} و C_{subi} مقاومت و خازن ناشی از تلفات بدن بوده و C_{12} خازن کوپلینگ بین پورت های ۱ و ۲ سلف است.

این مدل سازی توسط شرکت TSMC، به ازای مقادیر مختلف تعداد دور N (0.5 - 5.5) و شعاع سلف R (120um - 30um) و بازای مقادیر مختلف W (9um, 15um, 30um) انجام شده است. فرمول های تجربی با توجه به نتایج اندازه گیری ساختارهایی با ابعاد مختلف استخراج شده است.

در جدول ۱، فرمول های مقادیر مدل برای $W=15\mu m$ و $S=2\mu m$ برای ساختار شکل ۴- a آمده است. که در آن DO، DA


جدول ۱- مقادیر عناصر مدار معادل سلف [6]

Parameter	STD
$L_1=L_2$	$4.381E-4 * N^{1.731} * DA^{2.228} * DO^{-1.034} - 19.27 * N^{9.96E-4} + 19.34$
$L_{s1}=L_{s2}$	$0.717 * N^{1.063} * DA^{-0.104} * DO^{0.181} - 0.942 * N^{1.113} - 0.0492$
$R_1=R_2$	$9.897E-06 * N * DA^2 - 0.1242 * N + 2.602E-05 * DA + 0.0843 * N^2 + 0.717$
$R_{s1}=R_{s2}$	$3.469E-06 * N * DA^2 + 0.87 * N + 0.00374 * DA - 0.0366 * N^2 - 0.365$
C_{12}	$14.87 * N - 1.424E-03 * N * DA - 1.239 * N^2 + 3.621E-4 * DA^2 - 9.075$
C_{ox1}	$0.0471 * N * DA + 14.27$
C_{ox2}	$0.0399 * N * DA + 15.21$
R_{sub1}	$62440/(N*DA) + 45261.4/DA + 1311.3/N - 49.659$
R_{sub2}	$-11417/(N*DA) + 172202/DA + 866.29/N + 130.12$

می شود (شکل ۶) در این مرحله چنانچه ترانزیستورها در ناحیه فعال نباشند به آن عضو امتیاز منفی بالایی داده می شود تا در نسل های بعدی حذف شود.

۲-۴- بهروز کردن^۸ جبهه پارتو

پس از محاسبه توابع هزینه در نسل بعد، اعضاء جدید با اعضاء جبهه پارتو مقایسه شده و در صورتی که هر کدام از اعضاء جدید بر یک یا چند عضو جبهه پارتو برتری^۹ داشته باشد، این عضو جانشین



شکل ۶- محاسبه توابع هزینه

آن اعضاء در جبهه پارتو می شود [۷]. سپس Clustering انجام می شود و از بین اعضایی که در جبهه پارتو از یک شعاع δ_{Clust} به هم نزدیکتر هستند عضو قدیمی تر حفظ شده و بقیه اعضاء حذف می شوند. مقدار $\delta_{Clust} = 0.01$ انتخاب شده است. d_{ij} فاصله عضو i تا عضو j ، طبق معادله ۳، تعریف می شود که از مجموع مربعات فاصله نرمالیزه شده پارامترهای ورودی و خروجی هر عضو بدست می آید. که در آن N تعداد کل پارامترهای ورودی و خروجی است.


$$d_{ij} = \sqrt{\frac{1}{N} \sum_{k=1}^N \left(\frac{p_{ik}^u - p_{jk}^u}{p_k^u - p_k^l} \right)^2} \quad (۳)$$

(۳) p_k^u و p_k^l به ترتیب بیشترین و کمترین مقدار پارامتر k می باشند).

۳-۴- تولید نسل بعد

مطابق شکل ۷، برای تولید نسل بعد بدین شکل عمل می شود که ابتدا برای پیاده سازی نخبه گرایی^{۱۰} و اطمینان از اینکه در نسل های بعدی کیفیت جواب ها بدتر نخواهد شد، بهترین عضو از نظر هر تابع هزینه مستقیماً به نسل بعد راه می یابد. سپس برای تولید بقیه اعضای نسل بعد، یک عضو از جمعیت موجود و یک عضو از جبهه پارتو، انتخاب می شود و این دو به صورت خطی در محدوده اعداد حقیقی ترکیب^{۱۱} شده و سپس عملگر جهش^{۱۲} اعمال و بدین ترتیب یک عضو نسل بعد تولید می شود. نحوه انتخاب^{۱۳} از اعضای جمعیت موجود به روش چرخ رولت^{۱۴} بر اساس سوییچ کردن بین توابع هدف می باشد. به طوری که به تعداد ۴ بار از نظر هر تابع هدف

نسخه اولیه این الگوریتم در مرجع [۷] برای بهینه سازی Clustering مدارهای آنالوگ بکار رفته است که در نسخه جدید آن برای محدود کردن تعداد اعضاء و حفظ پراکندگی جبهه های پارتو اضافه شده است. فلوچارت کلی الگوریتم در شکل ۵ آمده است که در آن ابتدا جمعیت اولیه به شکل تصادفی انتخاب شده و در هر مرحله پس از محاسبه توابع هزینه، بهترین اعضاء در یک مجموعه بیرونی شامل جواب های پارتو نگهداری می شوند سپس به وسیله Clustering اعضای نزدیک به هم در جبهه با یک عضو جایگزین می شود. برای تولید نسل بعد، یک عضو از جمعیت موجود با یک عضو از جمعیت پارتو که با توجه به میزان ازدحام اعضاء نسبت به یکدیگر، انتخاب شده است ترکیب می شود. الگوریتم با نرم افزار Matlab نوشته شده است. تعداد اعضای جمعیت، ۳۰ عدد می باشد و الگوریتم حداکثر به تعداد ۱۰۰ نسل ادامه می یابد. در ادامه به توضیح قسمت های مختلف این الگوریتم می پردازیم:



شکل ۵- فلوچارت الگوریتم ژنتیک پیاده سازی شده

۴-۱- محاسبه توابع هزینه^۷

به ازای هر کدام از اعضاء، مقادیر پارامترهای ورودی شامل تعداد دور و قطر سلفهای L_d و L_g ، تعداد finger می باشند و ولتاژ های M1 و M2 که دارای ابعاد $\frac{W}{L} = \frac{10\mu m}{0.18\mu m}$ می باشند و ولتاژ های بایاس ورودی و گیت M1 (شکل ۲)، استخراج شده و در فایل ورودی (sp)، جایگزین می شوند. سپس Hspice اجرا شده و از فایل خروجی (lis). بهره، پنهانی باند، مقادیر S11 و S22 و توان مصرفی استخراج می شود. مقدار سطح تراشه نیز با توجه به ابعاد سلفها جداگانه محاسبه

جدول ۲- حداقل شرایط مطلوب طراحی

Specification	Required
Gain	>5 dB
Unity Gain Bandwidth	>10GHz
S11	<-15 dB
S22	<-15 dB
Power Dissipation	< 20 mw
Area of chip	as low as possible
Vdd	1.8 v

روش کار به این شکل است که در هر مرحله مقادیر پارامترهای ورودی توسط واحد بهینه سازی پیشنهاد می شود سپس مدار با آن مقادیر شبیه سازی شده و نتایج استخراج می شود و کار به تعداد ۱۰۰ نسل ادامه یافت. پس از ۱۰۰ نسل تعداد اعضای جبهه پارتیو به ۱۶۷ عضو رسید که در بین آنها ۵ جواب قابل قبول وجود داشت که نتایج آن در جدول ۳ آمده است. بازی سه جواب ۱، ۳ و ۵ از جدول ۳، نمودارهای مقادیر S11، S21 و S22 رسم شده که در شکل ۸ آمده است.

زمان اجرای الگوریتم واپسی به تعداد اجراهای Hspice است که در این طراحی کلا ۳۰۰۰ بار Hspice اجرا شد و اجرای برنامه بر روی کامپیوتر ۲.۵GHz Celeron حدود ۲/۵ ساعت به طول انجامید. همانطور که ملاحظه می شود مجموعه جواب های حاصل از این روش دارای کیفیت و تنوع بیشتری بوده و از نظر زمان مورد نیاز طراحی نیز این روش خیلی سریع تر از روش طراحی دستی می باشد به دلیل این که در روش محاسبات دستی برای رسیدن به جواب مطلوب نیاز به سعی و خطای زیادی بوده که بسیار زمانبر است چون معمولاً در هر مرحله طراح فقط یکی از پارامترهای ورودی را تغییر داده و پس از آن شبیه سازی را تکرار و نتایج آن را بررسی می کند. علت زمان بردن طراحی دستی، تقابل بین پارامترهای خروجی است به طوری که بهبود یک پارامتر باعث تضعیف پارامترهای دیگر می گردد.

از طرف دیگر در محاسبات دستی طراح مطمئن نیست که جواب بدست آمده بهترین جواب ممکن باشد در حالیکه در این روش تا حدود زیادی اطمینان وجود دارد که به بهترین جواب ها (جواب بهینه عمومی) رسیده باشیم.

این روش قابل پیاده سازی بر روی هر مدار RF دیگر از قبیل LNA، میکسر، اسیلاتور و غیره است و از نظر زمان مورد نیاز طراحی و دقت نتایج حاصله بر روش های متداول طراحی ارجحیت دارد. از ویژگی های دیگر این روش در نظر گرفتن عناصر پارازیتیک المان ها و توجه به آنها در طراحی است.


انتخاب انجام می شود. نحوه انتخاب از جبهه پارتیو بر اساس میزان ازدحام اعضا نسبت به یکدیگر به روش چرخ رولت، انجام می شود بدین ترتیب که برای هر کدام از اعضا جبهه پارتیو یکتابع ازدحام به شکل زیر تعریف می شود. S_{ij} تابع همسایگی عضو i تا عضو j ، مطابق با معادله ۴، تعریف می شود [۹]:

$$S_{ij} = \begin{cases} 1 - \left(\frac{d_{ij}}{\delta_{share}} \right)^2 & \text{if } d_{ij} < \delta_{share} \\ 0 & \text{otherwise} \end{cases} \quad (4)$$

که در آن مقدار $\delta_{share} = 0.1$ در نظر گرفته شده است. در نهایت تابع ازدحام عضو i ام به شکل زیر بدست می آید:

$$C_i = \sum_{j=1}^{N_p} S_{ij} \quad (N_p \text{ تعداد اعضای جبهه پارتیو است})$$

انتخاب اعضا در جبهه پارتیو به منظور حفظ پراکندگی با هدف مینیمم کردن C_i ، انجام می شود.



شکل ۷- نحوه تولید نسل بعد

۵- نتیجه گیری


با استفاده از CAD تهیه شده طراحی و بهینه سازی تقویت کننده گسترده ۴ طبقه با طبقات Cascode مشابه هم (شکل ۲)، انجام شد. ابعاد ترانزیستورهای M1 و M2، مقدار ولتاژهای بایاس ورودی و گیت ترانزیستور M1، مقادیر سلفها شامل تعداد دور و شعاع سلف درین و گیت به عنوان پارامترهای طراحی باستی به شکلی انتخاب شود که حداقل شرایط مطلوب مطابق جدول ۲، برآورده شود. شبیه سازی ها در تکنولوژی استاندارد CMOS ۰.۱۸um انجام شده و در شبیه سازی از عناصر واقعی با در نظر گرفتن عناصر پارازیتیک استفاده شده است لذا نتایج شبیه سازی به نتایج واقعی بسیار نزدیک خواهد بود.

جدول ۳- جواب‌های قابل قبول حاصل از بهینه‌سازی

Spec	Answers				
	#1	#2	#3	#4	#5
N_Ld	1.25	1.25	1.0	1.25	1.0
Rad_Ld	116um	113um	117um	110um	93um
N_Lg	1.5	1.0	1.0	1.5	1.5
Rad_Lg	67um	69um	67um	62um	63um
NF* M1	18	21	18	17	23
NF* M2	13	15	12	13	17
Vin (DC)	1.565V	1.558V	1.575V	1.648V	1.512V
Vb (M1)	1.195V	1.195V	1.196V	1.188V	1.171V
Gain (dB)	7.7	8.7	7.1	7.6	9.1
U.G.B.** (GHz)	13.05	13.13	16.14	13.13	12.93
S11 (dB)	-18.4	-20.5	-20.6	-19.7	-18.7
S22 (dB)	-16.7	-16.9	-17.7	-16.8	-19.2
Power (mW)	16.5	17.7	15.1	15.7	17.9
Area (mm^2)	1.33	1.26	1.26	1.28	1.10

**Unity Gain Bandwidth

*NF=Number of Finger



شکل ۸- مقادیر S11 ، S21 و S22 سه جواب مختلف

- Algorithm
 7- Cost Functions
 8- Update
 9- Dominated
 10- Elitism
 11- Cross Over
 12- Mutation
 13- Selection
 14- Roulette Wheel

۶- مراجع

- [1] Hee-Tae Ahn, David J. Allstot; "A 0.5–8.5-GHz Fully Differential CMOS Distributed Amplifier", IEEE J. of Solid-State Circuits, Vol. 37, No. 8, August 2002.
- [2] Kambiz K. Moez, and Mohamed I. Elmasry; "CMOS Distributed Amplifiers: An Integrated Solution for Broadband Optical and Wireless Communication Applications", Second IFIP International Conference, Wireless and Optical Communications Networks, 2005.
- [3] Tao Wang and et al.; "A Micro machined CMOS Distributed Amplifier by CMOS Compatible ICP Deep-Trench Technology", IEEE Electron Device Letters, Vol. 27, No. 4, April 2006.
- [4] B. Razavi; Design of Integrated Circuits for Optical Communications, McGraw-Hill, 1st ed, September 2002.
- [5] Rony E. Amaya, N.G. Tam and Calvin Plett; "A 27 GHz Fully Integrated CMOS Distributed Amplifier using Coplanar Waveguides", IEEE Radio Frequency Integrated Circuits Symposium, 2004.
- [6] 0.18UM Logic 1P6M Salicide 1.8V/3.3V Spice Acture Company, Doc. T-018-MM-SP-001.
- [7] Abbas Golmakani, Habib Rajabi Mashhadi and Khalil Mafi nejad; "A new method in optimization of analog integrated circuits by Pareto-based Multi-Objective Genetic Algorithm", 15th Iranian Conference on Electrical Engineering (ICEE), 2007.
- [8] E. Zitzler: Evolutionary Algorithms for Multiobjective Optimization: Methods and Applications. Ph.D. thesis, Shaker Verlag, Aachen, Germany, 1999.
- [9] K. Deb: Multi-Objective Optimization Using Evolutionary Algorithms, John Wiley and Sons, 2001.
- [10] Josef Shohat, Ian D. Robertson and Steve J. Nightingale; "Investigation of Drain-Line Loss and the S22 Kink Effect in Capacitively Coupled Distributed Amplifiers", IEEE Trans. on Microwave Theory and Techniques, Vol. 53, No. 12, Dec. 2005.

۷- بی‌نوشت‌ها

- 1- Distributed Amplifiers
 2- Ultra Wide Band
 3- System on a Chip
 4- Monolithic Microwave Integrated Circuits
 5- Taiwan Semiconductor Manufacturing Company
 6- Distributed Pareto-Based Multi Objective Genetic