

فناوری نوین اکسیدگیت با ضخامت نامتقارن برای کاهش جریان نشتی درین القاء شده از گیت در افزاره سیلیکان بر روی عایق در ابعاد نانو

محمدناصر مقدسی^۱، زهرا آهنگری^۲

۱- استادیار، دانشگاه آزاد اسلامی، واحد علوم و تحقیقات، mn_moghaddasi@yahoo.com

۲- مری، دانشگاه آزاد اسلامی، واحد شهر ری، z.ahangari@gmail.com

چکیده

جریان درین القاء شده از گیت^۱ (GIDL) در ترانزیستور اثر میدانی سیلیکان بر روی عایق^۲ (SOI MOSFET) یکی از مؤلفه های اصلی جریان نشتی محسوب می شود. جریان GIDL نقش مهمی را در زمان نگهداری اطلاعات در سلول های DRAM و توان مصرفی در سوئیچ های ترانزیستوری ایفا می کند و به عنوان یکی از عوامل محدود کننده مقیاس پذیری افزاره های SOI MOSFET مطرح می شود. در این مقاله تکنیک جدیدی را برای کاهش جریان GIDL و بدنبال آن جریان حالت خاموش در افزاره SOI MOSFET در ابعاد نانو پیشنهاد می کنیم. با بکارگیری اکسیدگیت با ضخامت نامتقارن می توان جریان GIDL را بدون از دست دادن جریان حالت روشن و کنتrol گیت بر کانال کاهش داد. کاهش جریان نشتی موجب کاهش توان مصرفی در سوئیچ های ترانزیستوری می گردد. به علاوه نشان داده ایم که طول بهینه ای از کانال وجود دارد که به ازای آن جریان حالت خاموش کمینه می شود بدون آنکه جریان حالت روشن از دست برود.

واژه های کلیدی

ترانزیستور SOI MOSFET، تونل زنی باند به باند (BTBT)، جریان نشتی درین القاء شده از گیت (GIDL)، حافظه هایی با دسترسی تصادفی پویا (DRAM).

۱- مقدمه

کانال، کاهش جریان حالت خاموش افزاره از اهمیت بالایی برخوردار است. لیکن در افزاره MOSFET نودهای (Bulk) ترانزیستور پارازیتی دوقطبی خاموش است. جریان GIDL موجب از دست رفتن اطلاعات در سلول های DRAM می گردد، لذا مطالعه ساز و کار [۱] و نیز بررسی روش های کاهش جریان GIDL ضروری است که تکنیک های مختلفی برای کاهش این جریان پیشنهاد شده است که برخی از آنها عبارتند از: بهینه سازی شکل آلایش سورس/درین با بکارگیری توزیع آلایش تدریجی سورس/درین^۳ که جریان حالت روشن را کاهش می دهد [۲]، بکارگیری ساختار MOSFET با سورس - درین مرتفع^۴ که با انتقال میدان الکتریکی عمودی بیشینه

کاهش ابعاد ترانزیستورها مزایایی نظیر افزایش چگالی ترانزیستورها در یک تراشه، افزایش جریان راه اندازی، بهبود هدایت انتقالی و بهبود فرکانس قطع ترانزیستور را دارد. لیکن با کاهش ابعاد ترانزیستورها، جریان حالت خاموش افزاره اکسیدگیت می یابد و مقیاس پذیری افزاره را محدود می کند. در ترانزیستور اثر میدانی سیلیکان بر روی عایق از آنجا که بستر از ناحیه کانال توسط یک اکسید ضخیم جدا می شود، جریان نشتی بستر حذف گردیده و مؤلفه های جریان نشتی، تنها جریان زیر آستانه و جریان GIDL می باشند. در افزاره های SOI MOSFET به دلیل تقویت جریان GIDL توسط ترانزیستور دوقطبی پارازیتی^۵ (PBT) ایجاد شده در

می‌گردد. لیکن در ساختار SOI MOSFET از آنجا که بستر از ناحیه کانال جدا گردیده است جریان نشتی بستر حذف می‌شود. در این وضعیت حفره‌های تولید شده توسط مکانیزم SRH به درون کانال تونل زده و به سمت سورس می‌روند. در این حالت ممکن است حفره‌های ایجاد شده باعث روشن شدن ترانزیستور پارازیتی دوقطبی تشکیل شده در کانال شوند.

در این شرایط پیوند سورس - کانال نقش پیوند امیر - بیس و درین نقش کلکتور PBT را ایفا می‌کند. با روشن شدن ترانزیستور پارازیتی دو قطبی، پیوند سورس - کانال در هدایت مستقیم قرار گرفته و باعث تزریق الکترون‌ها از سورس به کانال می‌گردد. این الکترون‌ها توسط درین جمع‌آوری شده و بدین ترتیب جریان GIDL تقویت می‌شود. حفره‌های تزریق شده به کانال به عنوان جریان بیس PBT عمل می‌کنند و جریان درین در این حالت برابر است با:

$$I_D = (1 + \beta) I_{GIDL} \quad (1)$$

که β گین PBT می‌باشد [۶، ۷]. مکانیزم اصلی جریان GIDL، تونل زنی نوار به نوار^۷ (BTBT) می‌باشد. در BTBT زوج الکترون - حفره در ناحیه تخلیه شده به علت تونل زنی الکترون‌ها از نوار ظرفیت به نوار هدایت تولید می‌شود و می‌توان نوشت [۸]:

$$I_{GIDL} = A E_S \exp\left(-\frac{B}{E_S}\right) \quad (2)$$

که A در آن عبارت است از :

$$A = \frac{q^2 \cdot m_r^{1/2}}{18\pi \cdot h^2 \cdot E_G^{3/2}} \quad (3)$$

m₀ و m_r=0.2m₀ جرم موثر الکترون است، E_G شکاف نوار انرژی می‌باشد. B به صورت زیر تعریف می‌شود:

$$B = \frac{\pi \cdot m_r^{1/2} \cdot E_G^{3/2}}{2\sqrt{2} \cdot q \cdot h} = 21.3 \quad \left(\frac{MV}{cm}\right) \quad (4)$$

در این رابطه h ثابت پلانک و q بار الکترون است. E_S میدان الکتریکی در ناحیه همپوشانی گیت - درین است و به صورت زیر بیان می‌شود:

$$E_S = \frac{\epsilon_{SiO_2}}{\epsilon_{Si}} \cdot \frac{V_{DG} - 1.2}{T_{SiO_2}} \quad (5)$$


TSiO₂ ضخامت اکسید در ناحیه‌ای است که GIDL رخ می‌دهد. رابطه (۵) نشان می‌دهد که با کاهش میدان الکتریکی در ناحیه همپوشانی گیت - درین می‌توان GIDL را کاهش داد با توجه با این مطلب برای اولین بار با استفاده از اکسید گیت نامتناصرن توانستیم GIDL را به کمک کاهش E_S در محل وقوع GIDL کاهش دهیم.

از محل وقوع GIDL به سمت درین، جریان GIDL را کاهش می‌دهد [۳]. استفاده از تکنیک سورس / درین سالیسايد شده در افزارهای SOI MOSFET که جریان GIDL تقویت شده توسط ترانزیستور دوقطبی پارازیتی را کاهش می‌دهد [۴].

در این مقاله روشی جدیدی که آن را اکسید گیت با ضخامت نامتناصرن می‌خوانیم ارائه می‌دهیم که جریان GIDL را کاهش می‌دهد بدون آنکه باعث کاهش جریان حالت روشن شود. این روش به لحاظ تکنولوژی ساخت بسیار ساده است. جریان GIDL و ساز و کارهای مربوط به آن در بخش ۲ معرفی می‌گردد. در بخش ۳ ساختار افزاره پیشنهاد شده و مدل‌های بکار گرفته شده در شبیه‌سازی توضیح داده می‌شوند. در بخش ۴، مشخصه‌های الکتریکی افزاره پیشنهاد شده بررسی گردیده و در نهایت در بخش ۵ نتیجه‌گیری ارائه می‌شود.


۲- ساز و کار جریان GIDL

در ساختار SOI MOSFET با کانال نوع N، پدیده GIDL هنگامی رخ می‌دهد که ولتاژ درین- گیت (V_{DG}) مثبت شود. در واقع زمانی که ولتاژ درین مثبت و ولتاژ گیت صفر یا منفی باشد، حفره‌ها در سطح کانال انباسته می‌شوند. به علت حضور حفره‌های انباسته شده در سطح کانال، عرض ناحیه تخلیه شده در فصل مشترک درین - کانال در سطح، باریکتر از نقاط میانی کانال می‌گردد. درنتیجه میدان الکتریکی در ناحیه تخلیه شده افزایش یافته و ممکن است سبب تشدید اثرات میدان الکتریکی بالا شود [۵]. به علت مکانیزم شاکلی- رید- هال^۹ (SRH) زوج الکترون - حفره در ناحیه تخلیه شده درین - کانال به وجود می‌آیند. چنانچه در شکل (۱) نشان داده شده است.




شکل ۱- ناحیه وقوع پدیده GIDL.

الکترون‌ها توسط درین جمع‌آوری شده و جریان GIDL را به وجود می‌آورند. در ساختار MOSFET توده‌های، حفره‌ها در کانال انباسته نمی‌شوند، به سمت بستر رفته و به جریان نشتی بستر اضافه



شکل ۴- برای ساختار متقارن در شرایطی که GIDL رخ می‌دهد.




شکل ۵- تراکم حفره‌ها در کanal برای ساختار متقارن در شرایطی که GIDL رخ می‌دهد.

۴-۲- اثر اکسید گیت با ضخامت نامتقارن
با توجه به (۵) اگر در ناحیه همپوشانی گیت - درین TSiO_2 افزایش یابد در حالی که ϵ_{SiO_2} (ثابت دیکتریک) ثابت باشد، E_s کاهش پیدا کرده و در نتیجه جریان GIDL کم می‌شود. برای این منظور ابتدا ضخامت اکسید را تنها در محل همپوشانی گیت با حالت نامتقارن افزایش ۳nm از حالت متقارن به ۸nm در حالت نامتقارن افزایش داده‌ایم. چنانچه در شکل (۶) نشان داده شده است، جریان GIDL و به تبع آن I_{OFF} به میزان $1/5$ برابر در مقایسه با حالتی که ضخامت اکسید متقارن است کاهش پیدا کرده است. شکل (۷) نشان داده شده است. تراکم حفره‌ها در ناحیه همپوشانی گیت درین BTBT را به ازای $\text{TSiO}_2=8\text{nm}$ نشان می‌دهد. همان‌طور که مشاهده می‌کنیم، در مقایسه با حالت متقارن از BTBT کاسته شده که این پدیده منشاء کاهش جریان GIDL می‌باشد.

۳- ساختار افزاره پیشنهاد شده

شکل (۲) ساختار افزاره SOI MOSFET را که در این مقاله مورد مطالعه قرار گرفته است نشان می‌دهد. شبیه‌سازی با استفاده از بسته نرم‌افزاری ISE TCAD انجام شده است [۹]. در این افزاره اثر میدان الکتریکی عمودی گیت، آلایش کanal و پراکندگی حامل‌ها بر قابلیت حرکت حامل‌ها در کanal لحاظ گردیده است. آلایش کanal برابر $8 \times 10^{16} \text{ cm}^{-3}$ از نوع بور و آلایش سورس/درین برابر 10^{19} cm^{-3} از نوع آرسینک است. طول گیت و ضخامت اکسید در حالت متقارن نیز به ترتیب برابر 80 nm و 3 nm می‌باشند.




شکل ۲- ترانزیستور SOI MOSFET مورد مطالعه در این شبیه‌سازی

۴- مشخصه‌های الکتریکی

۴-۱- تحلیل جریان GIDL


در شکل (۳) منحنی $I_{D-V_{GS}}$ در حالتی که GIDL رخ می‌دهد نشان داده شده است. در این منحنی جریان GIDL خود را به صورت یک قلاب نشان می‌دهد. همان‌طور که مشاهده می‌کنیم جریان GIDL سهم مهمی در افزایش جریان حالت خاموش افزاره دارد.



شکل ۳- مشخصه $I_{D-V_{GS}}$ برای ساختار متقارن (ولت) ۱


شکل (۴) BTBT را در محل وقوع GIDL نشان می‌دهد. در این حالت بیشینه مقدار BTBT در ناحیه همپوشانی گیت - درین اتفاق می‌افتد. تراکم حفره‌ها در ناحیه وقوع GIDL در شکل (۵) نشان داده شده است.

GIDL و I_{OFF} بدون از دست دادن جریان حالت روشن ترانزیستور و نیز از دست دادن کنترل گیت بر کانال می باشد. شکل (۸) نمودار I_D-V_{GS} را به ازای ضخامت اکسید مختلف $T_{SiO2}=3\text{ nm}$ و $T_{SiO2}=8\text{ nm}$ در مقایسه با حالتی که ضخامت اکسید گیت متقارن است تقریباً ۶ برابر کاهش یافته است. در واقع افزایش ضخامت اکسید در بخشی از طول کانال بسیار مؤثرتر از حالتی است که ضخامت اکسید را تنها در ناحیه همپوشانی گیت- درین بالا ببریم.




شکل ۸- منحنی I_D-V_{GS} به ازای $L_{OTG}=3\text{ nm}$ و ضخامت‌های اکسید مختلف و مقایسه با حالت اکسید گیت با ضخامت متقارن ($T_{SiO2}=3\text{ nm}$)


جهت تعیین طول بهینه‌ای که به ازای آن جریان GIDL و در نتیجه I_{OFF} به کمترین مقدار خود می‌رسند، اکسید گیت ضخیم ($T_{SiO2}=8\text{ nm}$) را در طول کانال افزایش داده و در هر مرحله جریان حالت خاموش و نیز ولتاژ آستانه افزاره را محاسبه نموده‌ایم. نتایج I_{OFF} بدست آمده نشان می‌دهند که به ازای $L_{OTG}=15\text{ nm}$ بدهست می‌آید. افزایش L_{OTG} به ازای مقادیر بالاتر از 15 nm منجر به از دست دادن کنترل گیت بر کانال و در نتیجه غالب شدن سایر مولفه‌های جریان نشتی می‌گردد (شکل (۹)).



شکل ۹- نمودار I_{OFF} بر حسب L_{OTG} به ازای $T_{SiO2}=8\text{ nm}$



شکل ۶- I_D-V_{GS} برای حالت متقارن ($T_{SiO2}=3\text{ nm}$) و حالت نامتقارن ($T_{SiO2}=8\text{ nm}$) در ناحیه همپوشانی گیت - درین.




شکل ۷- BTBT در حالت نامتقارن به ازای $T_{SiO2}=8\text{ nm}$ در ناحیه همپوشانی گیت - درین


پدیده GIDL نه تنها در ناحیه همپوشانی گیت-درین بلکه در فصل مشترک کانال و درین نیز رخ می‌دهد (شکل (۱)). همان‌طور که ذکر شد سازوکار اصلی جریان GIDL، GIDL، BTBT است. عرض ناحیه تخلیه شده در محل وقوع GIDL بسیار وابسته است. بعulet V_{DG} مثبت، حفره‌ها در سطح کانال انباشته می‌شوند. حفره‌های انباشته شده در سطح کانال باعث کاهش عرض ناحیه BTBT شده در محل وقوع GIDL گردیده و درنتیجه میزان BTBT و به تبع آن جریان GIDL تقویت شده را افزایش می‌دهند. در صورتی که از میزان تراکم حفره‌ها در ناحیه فصل مشترک کانال-درین کاسته شود، جریان GIDL کاهش می‌یابد. جهت کاهش تراکم حفره‌ها در محل وقوع GIDL ضخامت اکسید گیت را در بخشی از طول کانال افزایش داده‌ایم. این بخش از کانال، L_{OTG} نام‌گذاری شده است.

به عنوان شروع به میزان 3 nm داخل کانال وارد شده و ضخامت اکسید گیت و ناحیه همپوشانی گیت و درین را افزایش می‌دهیم ($L_{OTG}=3\text{ nm}$). در واقع هدف اصلی در این مقاله کاهش جریان

شکل (۱۳) نشان داده شده است. همان طور که مشاهده می‌کنیم تراکم حفره‌ها نسبت به حالت متقارن کاهش می‌یابد.




شکل ۱۲- تراکم حفره‌ها بازای BTBT و $L_{OTG} = 15 \text{ nm}$ بازای $T_{SiO_2} = \lambda \text{ nm}$




شکل ۱۳- تراکم حفره‌ها بازای $L_{OTG} = 15 \text{ nm}$ و $T_{SiO_2} = \lambda \text{ nm}$

شکل (۱۴) نمودار میدان الکتریکی را در طول کانال برای حالت متقارن و نیز بازای $T_{SiO_2} = \lambda \text{ nm}$ در $L_{OTG} = 15 \text{ nm}$ نشان می‌دهد. همان طور که مشاهده می‌کنیم $L_{OTG} = 15 \text{ nm}$ میدان الکتریکی در محل وقوع GIDL نسبت به حالت متقارن کاهش یافته است. کاهش میدان الکتریکی، کاهش جریان GIDL را طبق رابطه (۲) تأیید می‌کند.




شکل ۱۴- نمودار میدان الکتریکی در طول کانال برای ساختار متقارن $T_{SiO_2} = 3 \text{ nm}$ و $L_{OTG} = 15 \text{ nm}$ در مقایسه با $T_{SiO_2} = 8 \text{ nm}$ و $L_{OTG} = \lambda \text{ nm}$

شکل (۱۰) نمودار ولتاژ آستانه افزاره را بر حسب L_{OTG} نشان می‌دهد. همان طور که مشاهده می‌کنیم ولتاژ آستانه به ازای L_{OTG} صفر تا 15 nm ثابت است لیکن به ازای مقادیر L_{OTG} بالاتر از 15 nm ولتاژ آستانه (V_T) به دلیل کاهش کنترل گیت بر کانال کاهش می‌یابد.



شکل ۱۰- نمودار V_T بر حسب L_{OTG} به ازای $T_{SiO_2} = \lambda \text{ nm}$

شکل (۱۱) نمودار I_D-V_{GS} را به ازای L_{OTG} مختلف و به ازای $T_{SiO_2} = \lambda \text{ nm}$ نشان می‌دهد. با افزایش L_{OTG} تا 15 nm جریان GIDL کاهش و به تبع آن I_{OFF} نیز به میزان ۹۸ درصد نسبت به حالت متقارن کاهش می‌یابد.



شکل ۱۱- نمودار I_D-V_{GS} های مختلف و مقایسه با حالت اکسید گیت متقارن

شکل (۱۲) BTBT را به ازای $L_{OTG} = 15 \text{ nm}$ نشان می‌دهد. همان طور که مشاهده می‌کنیم با افزایش L_{OTG} نه تنها از میزان کاسته می‌شود بلکه محل وقوع پدیده BTBT نیز از ناحیه همپوشانی گیت - درین به فصل مشترک درین - کانال انتقال می‌یابد. این جایگایی بیانگر افزایش عرض ناحیه تخلیه شده درین - کانال در سطح می‌باشد که به واسطه کاهش تراکم حفره‌ها در فصل مشترک درین - کانال به وجود آمده است. تراکم حفره‌ها در زمان وقوع GIDL به ازای $L_{OTG} = 15 \text{ nm}$ در

- Trans.Electron devices, Vol. 50, No. 4, pp. 1036-1041, 2003.
- [7] F. Gilbert, D. Rideau, A. Dray, F. Agut, M. Minondo, A. Juge, P. Masson, and F. Bouchakour; “Characterization and Modelling of Gate Induced Drain Leakage”, IEICE trans., Vol. e88-c, No. 5, pp. 829-936, 2005.
- [8] K. F. You, and C. Y. Wu; “A New Quasi-2-D Model for Hot Carrier Band-To-Band Tunnelling Current”, IEEE Trans. electron devices, Vol. 46, No. 6, pp. 1174-1179, 1999.
- [9] DESSIS7 user manuals.

۷- پی‌نوشت‌ها

- 1- Gate Induced Drain Leakage Current
- 2- Silicon On Insulator
- 3- Parasitic Bipolar Transistor
- 4- Gradual and Offset Source/Drain Profile
- 5- Raised Source/Drain
- 6- Hockley-Read-Hall
- 7- Band To Band Tunneling

۸- نتیجه‌گیری

در این مقاله تکنیک جدیدی برای کاهش جریان GIDL و در نتیجه I_{OFF} ارائه گردید. در این روش ضخامت اکسید گیت را در ناحیه همپوشانی گیت - درین و نیز بخشی از طول کانال افزایش داده‌ایم. با استفاده از این روش موفق به کاهش جریان GIDL و در نتیجه I_{OFF} به میزان ۹۸٪ نسبت به ساختار متقاضن شده‌ایم. برای این افزاره طول LOTG بهینه‌ای بدست آمد که به‌ازای آن کمترین میزان I_{OFF} بدون از دست دادن جریان حالت روشن حاصل شد. این ساختار می‌تواند موجب کاهش توان مصرفی در سوئیچ‌های CMOS ترانزیستوری گردد. بکارگیری این روش در فناوری ساخت ساده است.

۶- مراجع

- [1] K. Saino ,S. Horbia, S. Uchiyama, Y. Takaishi, M. Takenda, T. Uchida, Y. Takada, K. Koyama, and C.Hu; “Impact of Gate Induced Drain Leakage Current on the Tail Distribution of DRAM Data Retention Time” IEEE Transactions on Electron Devices. Vol. 50, No. 4, pp. 1036-1041. Apr. 2003.
- [2] K. Tanaka, K I. Takeuchi, M. Hane; “Source/Drain Optimization of Double Gate FinFET Considering GIDL for Low Standby Power Devices”, IEICE Trans. Electron, Vol. e90c, No. 4, pp. 842-847, 2007.
- [3] K. W. Kim, C. S. Choi, W. Y. Choi; “Analysis of a Novel Elevated Source Drain MOSFET with Reduced Gate Induced Drain Leakage Current”, ECE department of Yonsei university, Seoul, Korea, 2000.
- [4] T. Hoffman, G. Doornbos, I. Ferain, N. Collaert, P. Zimmerman, M. Goodwin, R. Rooyackers, A. Kottantharayil, Y. Yim, A. Dixit; “GIDL (Gate Induced Drain Leakage) and Parasitic Schottky Barrier Leakage Elimination in Aggressively Scal'd hfo2/tin FinFET Devices” International Electron Devices Meeting Technical Digest (IEDM), December 2005.
- [5] K. Roy, S. Mukhopadhyay, H. Mahmoodi-Meimand; “Leakage Current Mechanisms and Leakage Reduction Techniques in Deep-Sub Micrometer CMOS Circuits”, PROC.IEEE, Vol. 91, No. 2, pp. 305-327, 2003.
- [6] M. Chang, J. Lin, S. N. Shih, T. C. Wu, B. Huang, J. Yang, I. Lee; “Impact of Gate Induced Drain Leakage on Retention Time Distribution of 256 Mbit DRAM with Negative Word Line Bias”, IEEE