

طراحی سلول پایه مقایسه‌گر موجی CMOS با استفاده از تکنیک GDI

آزاده کیانی سرکله^۱، فرشته پور آهنگریان^۲، راهبه نیارکی اصلی^۳

۱- دانشجوی کارشناسی ارشد، گروه مهندسی برق، دانشگاه گیلان، azade.kiyani@gmail.com

۲- دانشجوی کارشناسی ارشد، گروه مهندسی برق، دانشگاه گیلان، f.ahangaryan@gmail.com

۳- استادیار، گروه مهندسی برق، دانشگاه گیلان، niaraki@guilan.ac.ir

چکیده

در این مقاله پیاده‌سازی جدیدی برای سلول پایه مقایسه‌گر موجی براساس تکنیک GDI ارائه می‌شود. سلول پایه ارائه شده با توان مصرفی پایین و سرعت بالا برای رسیدن به PDP پایین طراحی شده است، در حالی که طراحی منطقی همچنان از پیچیدگی کمی برخوردار است. مقایسه‌ی کارآبی تکنیک طراحی سلول پایه مقایسه‌گر موجی با ملاک‌هایی همچون تعداد ترانزیستور، تأخیر و اتلاف توان درنظر گرفته می‌شود و مزایای سلول پایه مقایسه‌گر موجی براساس تکنیک GDI در مقایسه با روش CMOS استاندارد نشان داده می‌شود. نتایج شبیه‌سازی نشان می‌دهد که سلول پایه ارائه شده نسبت به سلول پایه طراحی شده با روش CMOS استاندارد توان مصرفی کمتری دارد.

واژه‌های کلیدی

مقایسه‌گر موجی^۱، تاخیر انتشاری^۲، توان پایین^۳، PDP^۴، GDI^۵.

۱- مقدمه

PMOS و NMOS (ورودی سورس/درین PMOS)، N (ورودی سورس/درین NMOS)، P (ورودی سورس/درین NMOS)، و D (خروجی گیت - مشترک PMOS و NMOS).^۶ بدنه هر دو ترانزیستور PMOS و NMOS به ترتیب به P و N متصل می‌شوند. P و D ممکن است با توجه به ساختار مدار هم به عنوان ورودی و هم به عنوان خروجی استفاده شوند. باید توجه داشت، امکان تحقق این مهم در پروسه چاه^PCMOS^۷، استاندارد وجود ندارد. ولی می‌توان آن را در تکنولوژی‌هایی نظیر چاه دوقلو^۸، CMOS^۹ یا SOI^{۱۰} پیاده‌سازی نمود. جدول (۱) نشان می‌دهد که چگونه با یک تغییر ساده در ترکیب ورودی‌های یک سلول پایه GDI، خروجی‌های متناظری را با توابع مختلف بولی می‌توان بدست آورد.^[۲] در پیاده‌سازی‌های GDI، استفاده از گیت‌های کمتر یکی از مشخصه‌های مهم در طراحی می‌باشد که این امر به نوبه‌ی خود تعداد ترانزیستورهای کمتر و اتلاف توان کمتری را نسبت به تکنیک‌های استاندارد طراحی با CMOS^{۱۱} و PTL^{۱۲} به

مقایسه‌گرها در میکروپروسسورها، سیستم‌های مخابراتی، وسایل رمزگذاری و بسیاری از سیستم‌های دیگر کاربرد دارند. با پیشرفت سریع مدارات دیجیتال، بسیاری از تحقیق‌ها به افزایش سرعت و کاهش توان در آنها پرداخته است. این ایده‌ها منجر به ایجاد تکنیک‌های بسیاری گردیده که جدیدترین آن GDI می‌باشد [۱]. طراحی مدارات دیجیتال با استفاده از این تکنیک، مصرف توان، سطح مصرفی، PDP و در اغلب موارد، تأخیر را کاهش می‌دهد.

۱-۱- تکنیک GDI و تولید توابع مختلف با استفاده از این تکنیک

تکنیک GDI برپایه استفاده از یک سلول ساده همانند شکل (۱) بنا شده است. در نگاه اوّل این سلول پایه مشابه یک وارون‌گر CMOS است، ولی تفاوت‌هایی میان آن‌ها وجود دارد: (۱) یک سلول پایه GDI شامل چهار ورودی است: G (ورودی گیت - مشترک

$$I_D = \begin{cases} I_{D0} \left(\frac{W}{L} \right) e^{(qV_{GS}/KT)} & (V_{GS} \leq V_{TH} : \text{subthreshold region}) \\ K \left\{ (V_{GS} - V_{TH})V_{DS} - 0.5V_{DS}^2 \right\} & (V_{DS} < V_{GS} - V_{TH} : \text{linear region}) \\ 0.5K (V_{GS} - V_{TH})^2 & (V_{DS} \geq V_{GS} - V_{TH} : \text{saturation region}) \end{cases} \quad (1)$$

که K فاکتور تحریک، V_{TH} ولتاژ آستانه، W عرض کانال و L طول کانال می‌باشند. در مقایسه با آنالیز معکوس‌کننده CMOS [۶]، که V_{GS} به عنوان ولتاژ ورودی داده می‌شود، در بیشتر سلول‌های GDI به عنوان ولتاژ ورودی مدل Shockley nMOS می‌گرفته می‌شود. همان‌طور که در شکل (۳) نشان داده شده است، هنگامی که یک سیگنال پله به ورودی انتشاری^۹ اعمال می‌شود، یک افت ولتاژ در خروجی مشاهده می‌گردد و در طول پاسخ، ترانزیستور nMOS از ناحیه اشباع به ناحیه زیر آستانه می‌رود. بدليل تغییر سریع ورودی، از ناحیه خطی دراین تحلیل صرف نظر شده است.

با استفاده از پاسخ گذرا که از معادلات (۱) بدست آمده و با درنظر گرفتن بار خازنی خروجی، جریان خازن به صورت زیر محاسبه می‌شود.

$$I_C = C \frac{dV_S}{dt} = I_D \quad (2)$$

که C ظرفیت خازن خروجی، V_S ولتاژ خازن C_L جریان شارژ‌کننده خازن و I_D جریان درین است که از کانال N ترانزیستور nMOS عبور می‌کند. V_S به عنوان تابعی از زمان به شکل زیر بدست می‌آید.

ابتدا در ناحیه اشباع داریم:

$$C \frac{dV_S}{dt} = 0.5k (V_{GS} - V_T)^2 = 0.5k (V_{DD} - V_T - V_S)^2 \quad (3)$$

که فرم انگرالی معادله (۳) به شکل زیر بدست می‌آید:


$$\int \frac{dV_S}{0.5k (V_{DD} - V_T - V_S)^2} = \int \frac{dt}{C} \quad (4)$$

معادله (۴) را می‌توان به شکل زیر بیان نمود.

$$\int \frac{dV_S}{aV_S^2 + bV_S + c} = \int dt \quad (5)$$

$$a = \frac{0.5k}{C}, b = \frac{-k(V_{DD} - V_S)}{C}, c = \frac{0.5k(V_{DD} - V_T)^2}{C} \quad (6)$$

دنبال خواهد داشت [۲]. که پیاده‌سازی بیشتر این توابع در تکنیک‌های مختلف نیازمند استفاده از ۶ تا ۱۲ ترانزیستور است، ولی استفاده از تکنیک GDI این امکان را به ما می‌دهد که طراحی مورد نظر را براساس استفاده از ترانزیستورهای کمتری انجام دهیم که این مهم، کاهش توان، افزایش سرعت و کاهش پیچیدگی در توابع بولی را به دنبال دارد [۲]. همچنین گیت‌های چند ورودی می‌توانند به وسیله ترکیب چندین سلول GDI پیاده‌سازی شوند.



شکل ۱- سلول پایه GDI

جدول ۱- ساخت برخی از توابع منطقی ترکیبی توسط سلول پایه GDI

N	P	G	D	توابع منطقی
'0'	B	A	AB	F1
B	'1'	A	Ā + B	F2
'1'	B	A	A + B	OR
B	'0'	A	AB	AND
C	B	A	ĀB+AC	MUX
'0'	'1'	A	Ā	NOT


۱-۲- بررسی حالت‌گذای سلول پایه GDI

آنالیز حالت گذرا برای سلول‌های GDI در بیشتر موارد شبیه به یک معکوس‌کننده CMOS [۴]، [۵] است. این آنالیز براساس مدل Shockley بوده که جریان درین (I_D) در این مدل به شکل زیر بدست می‌آید.

$$I_{BS} = I_0 \left(e^{(q[V_{DD} - V_T]/nkT)} - 1 \right) \quad (13)$$

که I_{BS} جریان دیود، I_0 جریان اشباع معکوس و n فاکتوری بین ۱ و ۲ است.

این جریان به معادله (۲) برای بهبود تأخیر انتشار اضافه می‌شود که نتیجه آن پاسخ گذرای سریع‌تر سلول GDI است. شکل (۲) پاسخ گذرای یک سلول پایه‌ی GDI را نشان می‌دهد.



شکل ۲- پاسخ گذرای یک سلول GDI

در این مقاله با استفاده از تکنیک GDI یک سلول پایه مقایسه‌گر موجی توان پایین پیاده‌سازی شده‌است. شبیه‌سازی توسط نرمافزار HSPICE و برپایه تکنولوژی CMOS ۰.۱۸- μm انجام شده‌است. نتایج نشان می‌دهد که این روش در مقایسه با استاندارد، روش مناسب‌تری از نظر توان و سطح مصرفی است.

در بخش ۲ ساختار کلی یک مقایسه‌گر موجی معرفی می‌شود و در بخش ۳ این مقایسه‌گر توسط تکنیک GDI با دو روش پیاده‌سازی می‌گردد. نتایج شبیه‌سازی در بخش ۴ آمده‌است. بخش ۵ به نتیجه‌گیری اختصاص داده شده است.

۲- ساختار مقایسه‌گر موجی

مقایسه دو عدد عملی است که توسط آن بزرگ‌ترین، کوچکتر بودن یا مساوی بودن آنها معین می‌شود. یک مقایسه‌گر موجی n بیتی از n واحد پایه که به صورت متواالی بهم متصل شده‌اند، تشکیل می‌شود. شکل (۳) ساختار یک مقایسه‌گر موجی n بیتی را نشان می‌دهد. مقایسه دو عدد n بیتی از مقایسه مقادیر دودویی دو عدد مورد مقایسه در بزرگ‌ترین ارزش شروع شده و به مقایسه مقادیر دودویی همان اعداد در کوچک‌ترین ارزش ختم می‌شود.

در هر واحد، دو ورودی به عنوان دیتای مقایسه از خروجی‌های واحد قبل وارد می‌شوند (سیگنال‌های C و D). مقایسه در هر واحد با استفاده از دو سیگنال C و D و مقادیر دودویی دو عدد مورد

که a، b و c ثابت‌هایی هستند که از مدار داده شده بدست می‌آیند. معادله نهایی پاسخ گذرا در ناحیه اشباع به شکل زیر بدست می‌آید.

$$t + k_1 = \frac{1}{\sqrt{b^2 - 4ac}} \ln \left(\frac{2aV_S + b - \sqrt{b^2 - 4ac}}{2aV_S + b + \sqrt{b^2 - 4ac}} \right) \quad (7)$$

که t زمانی است که ترانزیستور در ناحیه اشباع بوده است. k_1 ثابت انگرال است و با استفاده از شرایط اولیه ($t=0$, $V_S=0$) محاسبه می‌گردد. بعد از ورود به ناحیه زیر آستانه، V_S تا زمانی که خازن خروجی با جریان I_D طبق رابطه (۱) شارژ شود، افزایش می‌یابد.

و در ناحیه زیر آستانه داریم:

$$\begin{aligned} C \frac{dV_S}{dt} &= I_{D0} \left(\frac{W}{L} \right) e^{(qV_{GS}/KT)} \\ &= I_{D0} \left(\frac{W}{L} \right) \frac{e^{(qV_{DD}/KT)}}{e^{(qV_S/KT)}} \end{aligned} \quad (8)$$

$$\int dV_S e^{(qV_S/KT)} \cdot A = \int dt \quad (9)$$

که T دما بر حسب درجه کلوین، k ثابت بولتزمان، q بار الکترون و A ثابتی است که به شکل زیر محاسبه می‌شود.

$$A = \frac{C}{I_{D0} \left(\frac{W}{L} \right) e^{(qV_{DD}/KT)}} \quad (10)$$

و در نهایت پاسخ در ناحیه زیر آستانه به شکل زیر بدست می‌آید.

$$t + k_2 = \frac{e^{(qV_S/KT)}}{\frac{q}{kT}} \cdot A \quad (11)$$


$$k_2 = \frac{e^{(qV_S/KT)}}{\frac{q}{kT}} \cdot A \quad (12)$$

که k_2 ثابت انگرال بوده و با استفاده از شرایط اولیه مشخص می‌شود. A با استفاده از معادله (۱۰) بدست می‌آید و V_T ولتاژ آستانه است.

آنالیز تأخیر انتشار در سلول‌های GDI با استفاده از روابط (۲) - (۷) و در نظر گرفتن دیود بین سورس و بدن nMOS بدست می‌آید. این دیود که در طول زمان گذرا بایاس مستقیم شده است، یک جریان اضافی برای شارژ خازن C_L تولید می‌کند. این جریان به شکل زیر قابل محاسبه است.

۳- پیاده‌سازی سلول پایه مقایسه‌گر موجی با تکنیک GDI

شكل‌های (۵) و (۶) شماتیک سلول مقایسه‌گر معرفی شده را نشان می‌دهند که تعداد ترانزیستورها در این دو طراحی متفاوت است. یکی از مهمترین ویژگی سلول پایه باشد قدرت راهاندازی کافی مدارهای بعدی باشد. قابلیت راهاندازی در صورت داشتن دامنه نوسان و جریان مناسب در خروجی حاصل می‌گردد. یکی از روش‌ها، استفاده از اینورتر پس از سلول می‌باشد. برای اینکه بتوان در خروجی اینورترتابع اصلی را ایجاد کرد، باید وارون توابع را تولید نمود تا پس از عبور از اینورتر، تابع مورد نظر تحقق یابد [۷].



شکل ۵- شماتیک سلول پایه مقایسه‌گر ۱۶ ترانزیستوری با تکنیک GDI

همان‌طور که در شکل (۵) دیده می‌شود، برای پیاده‌سازی سلول مقایسه‌گر موجی از ۱۶ ترانزیستور و توابع OR، F1 و F2 و وارونگر استفاده شده است. در شکل (۶) از ۲۰ ترانزیستور و تابع F1 و اینورتر استفاده شده است. تابع F1 کمترین تاخیر را ایجاد کرده و بیشترین مصرف توان را دارد [۲].

۴- نتایج شبیه‌سازی


شبیه‌سازی‌ها با نرم افزار HSPICE و در تکنولوژی CMOS ۰.۱۸- μm انجام گرفته است [۸]. حداقل ولتاژ کاری برای سلول ۱۶ ترانزیستوری، ۱ ولت و برای سلول ۲۰ ترانزیستوری، ۰/۹ ولت است. حداکثر ولتاژ کاری در شبیه‌سازی برای هر دو سلول ۳/۳ V است.

مقایسه، طبق جدول (۲) صورت می‌گیرد [۲] و سیگنال‌های C و D خروجی از هر واحد با استفاده از روابط (۱۴) بدست می‌آیند.

$$\begin{aligned} D_{\text{out}} &= D_{\text{in}} + \overline{AB}\overline{C}_{\text{in}} \\ C_{\text{out}} &= C_{\text{in}} + \overline{AB}D_{\text{in}} \end{aligned} \quad (14)$$


جدول ۲- نتایج مقایسه با استفاده از ورودی هر بلوک

C	D	result
'1'	'0'	A>B
'0'	'1'	A<B
'0'	'0'	A=B



شکل ۳- ساختار یک مقایسه‌گر موجی ۲ بیتی

شکل (۴) نمای مداری مقایسه‌گر CMOS با استفاده از ۳۶ ترانزیستور را نشان می‌دهد. این مقایسه‌گر با استفاده از روابط (۱۴) پیاده‌سازی شده است. پیاده‌سازی این مقایسه‌گر با استفاده از تکنیک CMOS استاندارد انجام شده است.




شکل ۴- سلول پایه مقایسه‌گر موجی با تکنیک CMOS استاندارد

جدول ۳- مقایسه بین GDI و CMOS استاندارد

تکنیک طراحی	توان (pw)	PDP ($10^{-8} - 21$) J	تعداد ترانزیستور
GDI	۱۰۸/۵	۱۳۷/۸	۱۶
GDI	۱۴۸/۳	۱۵۲/۱	۲۰
CMOS	۲۸۲/۴	۲۵۴/۱۶	۳۶


تفاوتات توان و PDP بر حسب ولتاژ تغذیه برای سلول GDI با ۱۶ ترانزیستور و ۲۰ ترانزیستور و CMOS استاندارد در شکل‌های (۸) و (۹) نشان داده شده است.




شکل ۸- مقایسه توان مصرفی بین سلول‌های بررسی شده در شرایط کاری ذکر شده

لازم به ذکر است فرکانس کاری بهازی ولتاژهای بالای ۱/۵ ولت، ۱۰۰ مگاهرتز و به ازای ولتاژهای ۱/۵ تا ۰/۹ ولت، ۱۰ مگاهرتز می‌باشد.


شکل موج‌های خروجی در شرایط کاری $f=100 \text{ MHz}$, $C_l=100 \text{ fF}$, $V_{dd}=1.8 \text{ V}$ در شرایط کاری فوق بین GDI و CMOS استاندارد از نظر PDP و توان مصرفی مقایسه‌ای انجام شده است که نتایج آن را در جدول (۳) آمده است. جدول (۳) نشان می‌دهد که سلول جدید با ۱۶ ترانزیستور از نظر تعداد ترانزیستور و توان، برتری قابل ملاحظه‌ای نسبت به CMOS استاندارد دارد.



شکل ۶- شماتیک سلول پایه مقایسه‌گر ۲۰ ترانزیستوری با تکنیک GDI



شکل ۹- مقایسه PDP بین سلول‌های بررسی شده در شرایط کاری ذکر شده



شکل ۷- شکل موج‌های سلول ارائه شده با ۱۶ ترانزیستور

- Integrated Circuits Signal Process, Vol. 14, pp. 29 – 39, 1997.
- [7] علیرضا صابرکاری، علی افضلی- کوشان، شهریار برادران شکوهی؛ ”طراحی سلول جدید Full-Adder یک بیتی CMOS“ ولتاز و توان پایین با استفاده از تکنیک GDI، کنفرانس ICEE 2006 دانشگاه امیرکبیر
- [8] Mosis Website, WWW.mosis.org

۷- پی‌نوشت‌ها

- 1- Ripple Comparator
- 2- Propagation Delays
- 3- Low-Power
- 4- Power Delay Product
- 5- Gate-Diffusion Input
- 6- P-well
- 7- Twin-well
- 8- Pass Transistor Logic
- 9- Diffusion

چنانچه هدف از طراحی با تکنیک GDI، رسیدن به مداراتی با تأخیر کمتر نسبت به CMOS استاندارد باشد، می‌توان با تغییر اندازک در ساختار طرح و پارامترهای شبیه‌سازی به این مطلوب رسید.

۸- نتیجه‌گیری

در این مقاله یک سلول پایه مقایسه‌گر موجی توان پایین ارائه شده است که با تغییر بار و فرکانس می‌تواند تا ولتاژ زیر ۱ ولت کار کند.

برای طراحی این سلول از تکنیک GDI استفاده شده است. در ساختار پیشنهادی از ۱۶ عدد ترانزیستور استفاده شده است، که انتخاب مناسب اندازه‌ی آن‌ها کمترین PDP را به دنبال داشته‌است. این امر باعث بهینه‌سازی در فرآیند طراحی سلول پایه مقایسه‌گر موجی در مقایسه با ساختار CMOS استاندارد شده است. استفاده از این تکنیک GDI موجب شده است که سلول ارائه شده از نظر توان مصرفی و تعداد ترانزیستور نیز کاهش قابل توجهی نسبت به CMOS استاندارد داشته باشد.

۹- مراجع

- [1] A. Morgenshtine, A. Fish, I.A. Wagner; “Gate Diffusion Input (GDI)-A Novel Power Efficient Method for Digital Circuits: A Design Methodology”, 14th ASIC/SOC Conference, Washington D.C., USA, September 2001.
- [2] A. Morgenshtine, A. Fish, I.A. Wagner; “Gate-Diffusion Input (GDI)-A Power Efficient Method for Digital Combinatorial Circuits”, IEEE Trans VLSI, Vol. 10, No. 5, pp. 566 - 581, October 2002.
- [3] A. Morgenshtine, A. Fish, I.A. Wagner; “An Efficient Implementation of DFF Using the GDI Technique”, ISCAS Conference, pp. 673 – 676, 2004.
- [4] J.R. Burns; “Switching Response of Complementary Symmetry MOS Transistor Logic Circuits”, RCA Rev., Vol. 25, pp. 627 – 661, December 1964.
- [5] T. Sakurai, A.R. Newton; “Alpha-power Law MOSFET Model and Its Applications to CMOS Inverter Delay and Other Formulas”, IEEE J. Solid-State Circuits, Vol. 25, pp. 584 – 593, April 1990.
- [6] V. Adler, E. G. Friedman; “Delay and Power Expressions for a CMOS Inverter Driving a Resistive-capacitive Load”, Analog